CST MWS關于縫隙屏蔽效能的疑問

最近整理仿真數據，發現在一個矩形機型上開兩條縫，隨著兩條縫的間距增大，屏蔽效能SE反而減小，這個應該怎么解釋呢?感覺應該是隨著間距增大，縫隙耦合減小，因此屏蔽效能增大呀。希望大家給予指導，謝謝！

探針在哪，什么頻段，機柜尺寸，孔縫尺寸?

探針就在機箱中心
0-1GHz之間都是這個規律
機箱尺寸300*300*120（這是外尺寸，厚度2mm）
縫隙100*4

1. ，如果不是腔體，換成一塊擋板，確實兩個縫間距越大，探針處的合成場強變小，但是這是在腔體環境下，要考慮其中的模式場型，就不一定是這樣的規律了
2. 最重要的是這個頻段內 這個尺寸的孔縫，形成的截止波導，1GHz的電磁波肯定是凋零模了，能透進去的電磁波很小，-30dB的仿真精度肯定不夠，應該先考慮仿真結果的準確性吧
3. 就算電磁波進去了，而且仿準了，探針處的場肯定非常小，這時候這個規律說服性就會小很多
4. 1GHz下這種腔體 SE肯定好得很，差個幾dB 甚至10幾dB 都應該無所謂
綜上，要想考察你說的規律是否正確
1. 別用腔體 就一塊空板 開兩條縫
2 仿真SE的話 要嗎加大縫隙尺寸，要嗎加大仿真頻帶寬度

非常非常感謝！我用的仿真精度是-80dB的，按照相關文獻仿的幾個結果是重合的。1GHz之內確實SE普遍都還不錯，但也有一個諧振點存在，周圍SE就很差了。感謝熱心人！